• 0 — операция выполняется или завершена.
♦ GSR.5 — DOS (Device Operation Status) — состояние операции (копирует бит регистра состояния текущего блока):
• 1 — операция завершена неудачно;
• 0 — операция успешно завершена или выполняется.
♦ GSR.4 — DSS (Device Sleep Status) — состояние ожидания:
• 1 — ожидание (Sleep);
• 0 — нормальный режим.
♦ GSR.3 — QS (Queue Status) — состояние очереди:
• 1 — очередь заполнена;
• 0 — очередь доступна.
♦ GSR.2 — PBAS (Page Buffer Available Status) — состояние буферов записи:
• 1 — есть свободный буфер;
• 0 — нет свободного буфера.
♦ GSR.1 — PBS (Page Buffer Status) — состояние выбранного буфера записи:
• 1 — выбранный буфер свободен;
• 0 — буфер занят операцией с WSM.
♦ GSR.0 — PBSS (Page Buffer Select Status) — номер выбранного буфера:
• 1 — выбран буфер 1;
• 0 — выбран буфер 0.
Для сохранения программной совместимости имеется безадресный регистр CSR (Compatible Status Register), полностью совпадающий с регистром состояния 28F008SA и микросхем с архитектурой Boot Block. Все команды этих микросхем доступны. Введены новые команды (табл. 7.27), обеспечивающие расширение функций. Ниже перечислены дополнительные возможности микросхем.
♦ Буферированное страничное программирование. Кроме обычного побайтного или двухбайтного программирования возможно быстрое заполнение буфера шинными циклами записи. Далее переписывание его содержимого (всего или фрагмента) во флэш-память выполняется одной командой. Содержимое буфера может быть считано после подачи соответствующей команды.
♦ Двухбайтное программирование при 8-битном использовании.
♦ Поддержка очереди команд позволяет при наличии свободного места в очереди подавать последующие команды стирания или программирования, не дожидаясь освобождения автомата
♦ Автоматическая запись из буфера во флэш-массив во время стирания другого блока. Программная защита позволяет для любого блока установить бит защиты в специальную энергонезависимую область. Запись и стирание защищенного блока может осуществляться только после снятия общей защиты записи по сигналу WP#. Сброс бита защиты блока осуществляется только при его успешном стирании или перезаписи.
♦ Стирание всех незащищенных блоков может выполняться одной командой.
♦ Программирование использования сигнала RY/BY#. Возможно разрешение отображения бита готовности глобального регистра состояния, подачи импульсного сигнала по завершении программирования или стирания (на выбор), а также запрет его формирования.
♦ Перевод микросхемы в режим ожидания (Sleep) с пониженным потреблением В этом режиме возможно считывание состояния и получение команд.
Таблица 7.27. Дополнительные команды микросхем 28F016SA
